SC16IS760 EOL: можно ли использовать SC16IS750 как прямую замену UART-моста?
Практическое руководство по замене SC16IS760: NXP PCN 202603004DN, сравнение SC16IS750 и SC16IS760 по SPI и IrDA, расчет FIFO, валидационные тесты и решения по закупке.
Ключевые моменты
- NXP PCN 202603004DN включает SC16IS760IBS,128 в список full withdrawal с limited availability.
- PCN указывает SC16IS750IBS,128 как replacement reference, с Last Time Buy 20-Apr-2027 и Last Time Delivery 20-Oct-2027.
- Даташит NXP SC16IS740/750/760 говорит, что SC16IS760 отличается от SC16IS750 главным образом SPI до 15 Mbit/s вместо 4 Mbit/s и IrDA SIR 1.152 Mbit/s вместо 115.2 kbit/s.
- SC16IS750 нужно рассматривать как кандидата на замену после валидации, а не как универсальную замену без риска.
NXP PCN 202603004DN, выпущенный 17-Jul-2026 и вступивший в силу 20-Jul-2026, превращает вопрос замены SC16IS760 в реальную задачу для закупки и инженерной команды. В PCN SC16IS760IBS,128 указан как full withdrawal с limited availability, sole-source status, Last Time Buy date 20-Apr-2027 и Last Time Delivery date 20-Oct-2027. Там же SC16IS750IBS,128 указан как replacement part reference.
Это не означает, что любая существующая плата с SC16IS760 автоматически примет SC16IS750 без тестирования. В формулировках NXP указано, что replacement designation является справочной информацией и не гарантирует form, fit, function или performance до квалификации заказчиком. Более правильный вопрос звучит так: зависит ли исходный дизайн от тех характеристик, которые есть только у SC16IS760?
Короткий ответ практичен, но условен. Если исходный дизайн использует SPI на 4 Mbit/s или ниже, не требует высокоскоростного IrDA SIR и имеет достаточный запас по обслуживанию FIFO, SC16IS750IBS,128 может быть кандидатом на замену с низким риском после валидации. Если дизайн зависит от 15 Mbit/s SPI у SC16IS760, 1.152 Mbit/s IrDA SIR или очень жесткого времени обслуживания приема при высокой скорости UART, замена требует более глубокого тестирования или другой стратегии поставки.
SC16IS760 vs SC16IS750: что реально меняется?
Даташит NXP SC16IS740/750/760 Rev. 7.1 от 6 February 2025 описывает семейство как одноканальный UART-мост с host-интерфейсом I2C-bus или SPI, FIFO передачи и приема по 64 байта, питанием 2.5 V или 3.3 V и набором регистров, совместимым с 16C450.
В том же даташите ключевое отличие сформулировано достаточно ясно: SC16IS760 поддерживает более высокую частоту SPI и более высокую скорость IrDA SIR, чем SC16IS750. Во всех остальных аспектах даташит позиционирует SC16IS760 как функционально и электрически такой же, как SC16IS750. Для замены это полезно, но именно два сниженных предела могут сломать высокопроизводительный embedded-дизайн.
| Параметр | SC16IS760 | SC16IS750 | Влияние на замену |
|---|---|---|---|
| Host-интерфейс | I2C / SPI | I2C / SPI | То же семейство интерфейсов |
| Максимальная частота SPI | 15 Mbit/s | 4 Mbit/s | Главный риск снижения |
| Скорость I2C | 400 kbit/s max | 400 kbit/s max | Нет практического выигрыша для высокопроизводительного UART |
| Канал UART | 1 full-duplex UART | 1 full-duplex UART | Та же архитектура |
| Скорость UART | Up to 5 Mbit/s | Up to 5 Mbit/s | Путь выгрузки через host все равно важен |
| FIFO | 64-byte TX / RX | 64-byte TX / RX | Та же глубина буфера |
| GPIO | Up to 8 GPIOs | Up to 8 GPIOs | Одинаково для SC16IS750 / SC16IS760 |
| IrDA SIR | Up to 1.152 Mbit/s | Up to 115.2 kbit/s | Риск, если используется IrDA |
| Набор регистров | 16C450 compatible | 16C450 compatible | Переиспользование драйвера вероятно, но требует теста |
| Корпуса | HVQFN24 / TSSOP24 | HVQFN24 / TSSOP24 | Все равно нужна проверка выводов по конкретному корпусу |
Представительные продуктовые якоря для этой статьи: NXP SC16IS760IBS,128, NXP SC16IS750IBS,128, NXP SC16IS760IPW, NXP SC16IS750IPW и NXP SC16IS740IPW. Варианты IBS и IPW нельзя смешивать на уровне PCB без проверки корпуса и распиновки.
Проверочный список перед покупкой SC16IS750 как замены
Начните с точного orderable part number. Проверенная для этой статьи строка PCN: SC16IS760IBS,128 -> SC16IS750IBS,128. Это путь для конкретного корпуса. Не предполагайте, что плата TSSOP24 с SC16IS760IPW может использовать HVQFN24 SC16IS750IBS,128, и не считайте, что все суффиксы покрываются одной и той же строкой PCN.
Перед производственным заказом замены инженерной команде стоит пройти такой список:
- Подтвердить снятый MPN, MPN замены, корпус, reel suffix и температурные требования.
- Подтвердить, какой host-интерфейс реально используется в продукте: SPI или I2C.
- Если используется SPI, проверить настроенную частоту SPI. Все, что выше 4 Mbit/s, нужно снизить до предела SC16IS750 и протестировать заново.
- Подтвердить, что MCU SPI настроен в Mode 0, как указано для SPI-интерфейса SC16IS7x0.
- Проверить максимальную скорость UART продукта, худший RX burst, задержку IRQ и уровень срабатывания FIFO.
- Во время стресс-трафика отслеживать флаги overrun, framing и parity.
- Подтвердить, используется ли IrDA. Если продукт требует IrDA SIR выше 115.2 kbit/s, SC16IS750 не является эквивалентом.
- Проверить автоматическое аппаратное управление потоком RTS / CTS, если продукт на него опирается.
- Проверить тайминг управления направлением RS-485, если RTS управляет DE трансивера.
- Провести регрессионный тест драйвера: reset sequence, доступ к регистрам, поведение FIFO trigger, IRQ handling и burst reads.
- Повторно подтвердить внутреннюю квалификацию, одобрение заказчика и требования документации для регулируемых продуктов.
Практическая граница такова: SC16IS750 - это указанный NXP кандидат на замену, а не универсальная zero-code-change замена.
Тайминг FIFO: почему более медленный SPI host link может иметь значение
Линейная скорость UART не равна полезной скорости в байтах. При распространенном формате 8N1 каждый байт занимает 10 бит линии: один start bit, восемь data bits и один stop bit.
payload_bytes_per_second = uart_baud_rate / bits_per_frame
fifo_fill_time_seconds = fifo_available_bytes / payload_bytes_per_second
Для 8N1:
payload_bytes_per_second = baud / 10
Если использовать полный RX FIFO 64 байта как иллюстративную верхнюю границу:
| Скорость UART | Примерная полезная скорость при 8N1 | Время заполнения RX FIFO 64 байта |
|---|---|---|
| 115.2 kbit/s | 11.52 kB/s | 5.56 ms |
| 921.6 kbit/s | 92.16 kB/s | 0.69 ms |
| 2 Mbit/s | 200 kB/s | 0.32 ms |
| 5 Mbit/s | 500 kB/s | 0.128 ms |
Не проектируйте так, будто все 64 байта всегда свободны. В реальном продукте FIFO уже может содержать данные, когда прерывание обслуживается, а firmware еще должна поглотить задержку IRQ, планирование RTOS, временную маскировку прерываний, настройку chip select и накладные расходы SPI-транзакции.
Бюджет выгрузки по SPI: расчет, которого часто не хватает при оценке замены
Распространенная ошибка - сравнить скорость UART с частотой SPI и на этом остановиться. UART-мост - не просто провод. MCU должен отреагировать на прерывание, возможно прочитать status, выполнить транзакцию чтения FIFO и передать данные в стек драйвера.
Для лучшего случая burst read:
spi_bits = 8 * (command_bytes + payload_bytes)
spi_shift_time = spi_bits / spi_clock
Для более консервативной модели firmware:
total_service_time =
irq_latency
+ status_read_transaction
+ rx_fifo_read_transaction
+ driver_overhead
Для иллюстративного burst чтения FIFO 64 байта с одним command byte и 64 payload bytes:
| Частота host SPI | Raw shift time для 65 bytes | Комментарий |
|---|---|---|
| 15 Mbit/s | about 34.7 us | Предел SC16IS760; большой запас по времени |
| 4 Mbit/s | about 130 us | Предел SC16IS750; все еще быстро, но запас меньше |
| 400 kbit/s I2C equivalent | about 1.3 ms before I2C overhead | Может быть слишком медленно для высокоскоростных burst |
Это оценка raw shift time, а не гарантированное полное время транзакции на шине. Реальное время обслуживания также включает паузы chip select, настройку периферии MCU, циклы драйвера и планирование прерываний.
При 2 Mbit/s UART 8N1 FIFO может заполниться примерно за 0.32 ms. Burst по 4 Mbit/s SPI может сдвинуть 65 bytes примерно за 0.13 ms, что выглядит комфортно, пока дизайн не ждет почти полного FIFO. Тогда оставшийся бюджет на задержку IRQ и программные накладные расходы составляет всего около 0.19 ms. Поэтому уровень FIFO trigger, реализация burst read и задержка IRQ важны при замене SC16IS760IBS,128 на SC16IS750IBS,128.
Таблица рисков замены
Используйте эту таблицу как первый фильтр решения перед release testing:
| Условие исходного дизайна | Риск замены на SC16IS750 | Рекомендуемое действие |
|---|---|---|
| SPI настроен на <= 4 Mbit/s | Низкий | Провести обычную регрессию и стресс-трафик |
| SPI настроен выше 4 Mbit/s | Средний или высокий | Снизить SPI до <= 4 Mbit/s и провести тесты overrun / latency |
| IrDA не используется | Низкий | Специальной проблемы IrDA нет |
| IrDA SIR <= 115.2 kbit/s | Низкий | Проверить настройку IrDA mode и совместимость |
| IrDA SIR выше 115.2 kbit/s | Высокий | Не считать SC16IS750 эквивалентом |
| UART-трафик низкоскоростной или burst с паузами | Низкий или средний | Проверить запас по IRQ и обслуживанию FIFO |
| Длительный UART RX около 2-5 Mbit/s | Высокий | Провести длительные стресс-тесты; рассмотреть сохранение SC16IS760 или redesign host path |
| Драйвер выполняет burst FIFO reads | Ниже | Подтвердить формат транзакции и уровень FIFO trigger |
| Драйвер читает один байт за транзакцию | Выше | Оптимизировать драйвер или снизить нагрузку UART |
| Продукт требует квалификации заказчика / регулятора | Более высокий процессный риск | Рассматривать как engineering change с документированной валидацией |
Вывод для закупки прямой. Если таблица показывает низкий риск, быстро квалифицируйте SC16IS750 и резервируйте поставку. Если риск средний, включите firmware changes и тестирование в решение о закупке. Если риск высокий, не используйте replacement label как разрешение на утверждение детали.
Воспроизводимая процедура валидации
Полезная квалификация SC16IS760-to-SC16IS750 должна быть достаточно воспроизводимой, чтобы закупка, инженерная команда и качество понимали результат одинаково.
- Настройте MCU SPI на безопасные для SC16IS750 параметры: SPI clock не выше 4 Mbit/s, SPI Mode 0 и тот же chip-select timing, что на целевой PCB.
- Сгенерируйте худший UART RX traffic на максимальной настроенной скорости UART продукта. Используйте непрерывные потоки, а не только короткие command-response packets.
- Добавьте реалистичные размеры пакетов и idle gaps, если реальный продукт работает burst-based.
- Логируйте line-status флаги overrun, framing и parity.
- Сравнивайте отправленные и принятые байты по sequence numbers или CRC.
- Измерьте IRQ-to-drain timing логическим анализатором или GPIO toggle на входе ISR и при завершении выгрузки FIFO.
- Захватите длину SPI transaction, паузы chip select и то, читает ли драйвер FIFO burst-режимом или по одному байту за транзакцию.
- Проверьте RTS / CTS под нагрузкой приема.
- Для продуктов RS-485 захватите timing driver-enable direction, если RTS управляет DE.
- Проведите инженерный soak test минимум 1-2 часа. Для более сильной уверенности перед релизом - 24 часа при максимальном ожидаемом трафике и температурных условиях.
Рекомендуемая формулировка результата:
| Результат | Практический смысл |
|---|---|
| Pass | SC16IS750 можно квалифицировать как практического кандидата на замену для этого дизайна. |
| Conditional pass | Дизайн работает после снижения SPI clock, изменения FIFO trigger level или оптимизации FIFO reads; firmware change нужно задокументировать. |
| Fail | Исходный дизайн зависит от характеристик только SC16IS760; используйте оставшийся stock SC16IS760, найдите verified inventory или redesign на другой bridge. |
Задокументируйте проверенный MPN, корпус, date code при наличии, firmware commit, SPI clock, UART baud, FIFO trigger level, длительность теста и observed error count.
Зачем использовать SPI для передачи UART-трафика?
На первый взгляд архитектура может выглядеть странно: зачем использовать быструю шину SPI для данных от более медленного UART? Ответ в том, что UART-трафик приходит асинхронно. Мост собирает байты в FIFO, а MCU выгружает FIFO burst-операциями, когда приходит IRQ.
Поток 2 Mbit/s UART переносит примерно 200 kB/s при 8N1. Host path 400 kbit/s I2C дает только около 50 kB/s до учета накладных расходов и стоимости транзакций, поэтому он может стать bottleneck для длительного трафика. Host path 15 Mbit/s SPI теоретически может сдвигать около 1.875 MB/s до накладных расходов, оставляя намного больше пространства для быстрой выгрузки FIFO 64 байта.
У SC16IS750 предел 4 Mbit/s SPI все еще намного быстрее I2C, но это реальное снижение относительно SC16IS760. Правильный вывод не в том, что "4 Mbit/s слишком медленно". Правильный вывод: "4 Mbit/s нужно протестировать на реальном профиле UART burst и задержке firmware этого продукта".
UART vs I2C vs SPI в этом решении о замене
Это не общий учебник по протоколам, но выбор протокола объясняет риск замены.
UART - асинхронный, full-duplex и point-to-point интерфейс. Он часто используется для интеллектуальных модулей, которые могут отправлять данные в любой момент: cellular, Bluetooth, Wi-Fi, GNSS, RS-485 transceivers и промышленные контроллеры.
I2C - синхронная двухпроводная multi-drop шина. Она полезна для низкоскоростной конфигурации устройств, таких как sensors, RTCs, power monitors и EEPROMs. Для UART-моста целевое устройство не может напрямую "толкать" данные по I2C; MCU должен реагировать на IRQ и выполнять чтения, а скорость 400 kbit/s может ограничить длительную выгрузку FIFO.
SPI - синхронный высокоскоростной интерфейс с chip select и full-duplex signaling. Он часто используется для displays, ADCs, DACs, flash и bridge-устройств, которым нужны быстрые burst transfers. Для SC16IS750 и SC16IS760 даташит указывает SPI Mode 0.
Структура решения при дефиците компонента
Для байеров проблему SC16IS760 EOL стоит разложить по уровням.
| Уровень | Путь | Когда подходит | Главный риск |
|---|---|---|---|
| 1 | Кандидат на замену того же производителя, того же семейства и того же корпуса | Пример: NXP-listed SC16IS750IBS,128 для SC16IS760IBS,128 | Ниже риск по layout и software, но SPI / IrDA / FIFO validation все равно обязательна |
| 2 | Pin-compatible или register-compatible bridge другого производителя | Полезно, если NXP stock недоступен или allocation жесткий | Нужно проверить pinout, electrical limits, reset defaults, FIFO depth, SPI timing, IRQ behavior и driver assumptions |
| 3 | Изменение архитектуры | MCU с большим числом native UART, другой bridge, external logic, USB bridge или другой host bus | Самый высокий риск: PCB layout, firmware porting, EMC, thermal, lifecycle и customer qualification |
Для немедленной непрерывности первый вопрос закупки: можно ли еще найти verified SC16IS760IBS,128 или правильный package variant для bridge builds или lifetime buy. Второй вопрос: можно ли достаточно быстро квалифицировать SC16IS750IBS,128, чтобы не зависеть от сокращающейся поставки SC16IS760. Redesign должен быть третьим путем, когда не проходит граница производительности или квалификации.
Практический checklist для байера и инженера
Перед размещением заказа на замену подтвердите:
- Точный discontinued MPN и корпус
- Статус NXP PCN, LTB date и LTD date
- Указанную replacement part и корпус
- Реально используемый host-интерфейс: SPI или I2C
- Настроенную частоту SPI
- Скорость UART и burst pattern
- FIFO trigger level и IRQ latency
- Поведение overrun flag во время stress test
- Требование IrDA
- Требование RTS / CTS и RS-485 direction-control
- Предположения firmware driver
- Требования customer approval и qualification
Заключение
Самый надежный ответ по замене SC16IS760 условен: SC16IS750 может быть сильным кандидатом на замену внутри того же семейства, если существующий дизайн остается в пределах SC16IS750. Превратите это суждение в три конкретных действия:
- Зафиксируйте оставшийся stock SC16IS760, если существующий дизайн использует SPI выше 4 Mbit/s, зависит от 1.152 Mbit/s IrDA SIR или не может принять изменения firmware timing до следующей сборки.
- Квалифицируйте SC16IS750, если продукт уже работает на SPI не выше 4 Mbit/s, не использует high-speed IrDA и может пройти тесты FIFO overrun, IRQ latency, flow-control и driver regression.
- Запускайте redesign только при провале границы: длительный high-rate RX traffic, слабый запас по обслуживанию FIFO, one-byte SPI reads, несовпадение корпуса или риск customer / regulatory qualification.
Для низкоскоростного UART expansion, command-response modules и дизайнов, уже использующих консервативные настройки SPI, квалификация может быть относительно прямой. Для длительного high-rate RX traffic, one-byte FIFO reads, строгих требований IrDA или регулируемых продуктов замену нужно считать формальным engineering change, а не коротким закупочным путем.
Поддержка sourcing для SC16IS760 / SC16IS750
Нужны труднодоступные SC16IS760, SC16IS750 или другие UART-мосты SC16IS7x0? TrustCompo может помочь с RFQ, PCN review, проверкой кросс-референса на уровне корпуса, сбором даташитов и быстрым B2B sourcing для embedded и industrial BOM.
Начните с RFQ request, quick quote или shortage sourcing review для вашего точного MPN, корпуса, целевого количества и окна поставки.
